“数字锁相环实现0.265 mW的功耗”

东京工业大学的科学家开发了先进的锁相环[1](pll频率合成器，可以大幅降低功耗。 该数字pll将成为蓝牙低功耗( ble )和其他无线技术的一个引人注目的构建模块，以支持广泛的互联网( iot ) APP应用。

作为无线通信系统的重要构建模块，频率合成器必须满足严格的要求。 模拟pll频率合成器已成为多年的标准，而物联网领域的工程师为了实现超低功耗操作，将观察力转向了所谓的数字PLL(DPLL )。

东京工业大学电气电子工学系副教授kenichi okada报告了目前耗电量为265千瓦()的分数ndpll ) )； w )、这个数字是迄今为止实现的最低耗电量的一半以下( 980&mu； w )。

研究人员发现，采用自动反馈控制系统可以大幅降低整体功耗。 该自动切换反馈路径的功耗为68&mu； w、dpll整体的耗电量为265&mu； w，okada说。

希望的dpll可以继续作为解决方案、存储和大量新物品的互联网设备的组件，通过在超低功耗下运行，这些设备具有价格效益和环保性。 okada在早期的实验中指出，dpll可以将电池寿命延长四倍。

本文部分基于新能源和工业技术开发组织( nedo )委托的项目成果。

这项工作在2019年国际固体电路会议( isscc )的频率合成器会议上介绍，该会议是世界领先的固体电路和片上系统的年度论坛。

技术用语[/s2/]

[1]锁相环( pll ) :作为多个无线、无线、通信技术的基本组成部分使用的控制系统。 在本研究中，将利用pll以输入频率的倍数产生稳定频率的能力。

[2] fractional-n dpll :有助于改善相位噪声的新数字pll。

本文：《“数字锁相环实现0.265 mW的功耗”》